# (19)日本国特許庁 (JP)

# (12)公開特許公報 (A)

(11)特許出願公開番号

# 特開平6-283721

(43)公開日 平成6年(1994)10月7日

(51) Int. Cl. <sup>5</sup>

識別記号 庁内整理番号

FΙ

技術表示箇所

H01L 29/788 29/792

G11C 16/02

16/04

16/06

審査請求 未請求 請求項の数93 OL (全20頁) 最終頁に続く

(21)出願番号

特願平4-50002

(22)出願日

平成4年(1992)3月6日

(71)出願人 592050917

旺宏電子股フン有限公司

台湾新竹市科学工業園区園区二路56号3

楼

(72) 発明者 游 敦行

アメリカ合衆国 カリフォルニア 950 35、サンタ クララ、ミルピタス、ロス

ポジトス ドライヴ 793

(72)発明者 熊 福嘉

台湾 新竹市 科学工業園区 湖浜一路

21号 3楼

(74)代理人 弁理士 瀧野 秀雄 (外2名)


最終頁に続く

# (54) 【発明の名称】不揮発性メモリ・セル、アレー装置、製造方法、及びそのメモリ回路

## (57)【要約】

【目的】 コンタクトレス・フラッシュEPROMセル、アレー装置、及びコンタクトレス・フラッシュEPROMセルの製作方法を提供するものである。

【構成】 延在した第1と第2ののドレイン拡散領域、及びソース拡散領域を、本質上平行な直線に沿って半導体基板に形成する。フイールド酸化物領域を、第1及び第2ドレイン拡散領域の反対側に生成する。フローティング・ゲート及びコントロール・ゲート・ワード線(WL。乃至WL。)を、ドレインーソースードレイン構造に直行して形成し、そして共有されたソース領域を有する蓄積セルの2つの列(13、15及び14、16)を設定する。共用されるソース領域を、底部ブロック・セレクト・トランジスタ(25)によって仮想グランド・ターミナルに結合する。各々のドレイン拡散領域を、上部ブロック・セレクト・トランジスタ(19、21)によってグローバル・ビット線(17、18)に結合するものである。



### 【特許請求の範囲】

【請求項1】 第1導電型の半導体基板と、

該半導体基板に第1方向に延在する第2導電型のコンタクトレス・ドレイン拡散領域と、

該半導体基板に第1方向に延在し、ソース及びドレイン 拡散領域の間にチャネル領域を形成すべく該ドレイン拡 散領域から離間した位置に傾斜状のチャネル接合を与え るドーパントの分布を有する第2導電型のコンタクトレ ス・ソース拡散領域と、

前記チャネル領域、ソース及びドレイン拡散領域の形成 10 された該半導体基板の主表面に形成された第1の絶縁層 と、

該チャネル領域に形成された第1の絶縁層を覆っている 多数のフローティング・ゲート電極と、

前記多数のフローティング・ゲート電極の主表面に形成 された第2の絶縁層と、そして

それぞれのフローティング・ゲート電極を上部の第2の 絶縁層を覆う、前記ソース及びドレイン拡散領域を横切 る第2方向に延在する多数のコントロール・ゲート電極 とからなるなることを特徴とするフローティング・ゲー ト・トランジスタ・アレー。

【請求項2】 前記第1の絶縁層と接触し、該ドレイン 拡散領域に隣接するとともに、第1方向に延在し、前記 ドレイン拡散領域を該半導体基板の他の構成物から分離 する比較的厚い絶縁領域を含むことを特徴とする特許請 求の範囲第1項記載のフローティング・ゲート・トラン ジスタ・アレー。

【請求項3】 前記写い絶縁領域が、ドレイン拡散領域と該半導体基板内の他の構成物との間の寄生チャネルを 予防するために該半導体基板の中へ十分な深さまで延在 30 することを特徴とする特許請求の範囲第2項記載のフローティング・ゲート・トランジスタ・アレー。

【請求項4】 前記ソース拡散領域が、傾斜状のチャネル接合を形成するために砒素でドープされた比較的に浅い領域と、燐でドープされた比較的に深い領域を含んでいることを特徴とする特許請求の範囲第1項記載のフローティング・ゲート・トランジスタ・アレー。

【請求項5】 前記フローティング・ゲート・トランジスタが、容量性カップリング比を有し、チャネル領域、ドレイン拡散領域、及び比較的に厚い絶縁領域を覆った 40 コントロール・ゲート電極の下側に延在したフローティング・ゲート電極によって、容量性カップリング比を増加させるたことを特徴とする特許請求の範囲第1項記載のフローティング・ゲート・トランジスタ・アレー。

【請求項6】 前記フローティング・ゲート・トランジスタが、容量性カップリング比を有し、前記第1絶縁層がF-Nトンネルのためにチャネル領域を覆って第1の厚さを有し、前記第2絶縁層がカップリング比が約40%乃至50%の範囲内であるようにフローティング・ゲート電極を覆う第2の厚さを有することを特徴とする特 50

許請求の範囲第1項記載のフローティング・ゲート・トランジスタ・アレー。

【請求項7】 前記第1の厚さが、約120オングストローム以下で、前記第2の厚さが第1の厚さの±20%の範囲内にあることを特徴とする特許請求の範囲第6項記載のフローティング・ゲート・トランジスタ・アレ

【請求項8】 前記フローティング・ゲート電極が、チャネル領域上のチャネル表面領域を保持している第1の 絶縁層に隣接した第1の主表面と、実質的にチャネル表面領域に等しいコントロール電極下部のコントロール表面領域を保持している第2の絶縁層に隣接する第2の主表面とを有することを特徴とする特許請求の範囲第6項記載のフローティング・ゲート・トランジスタ・アレー

【請求項9】 ビット線コンダクタと、

該ドレイン拡散領域に結合された第1チャネル・ターミナル、ビット線コンダクタに結合された第2チャネル・ターミナル、及びブロック・セレクト信号が供給される ゲート電極を有しているブロック・セレクト・トランジスタと、

該ソース拡散領域に結合され、ソース拡散領域へソース ・ポテンシャルを与えるための手段、

ビット線・コンダクタに結合され、選択的にビット線コンダクタとし得る列セレクト手段、

とを含んでいることを特徴とする特許請求の範囲第1項 記載のフローティング・ゲート・トランジスタ・アレ ー-

【請求項10】 第1導電型の半導体基板と、

) 該半導体基板の主表面に第1方向に延在する第1のドレ イン拡散領域と、

該半導体基板の主表面に第1方向に延在し、ソースと第 1のドレイン拡散領域との間に第1のチャネル領域を形成すべく該第1のドレイン拡散領域から離間して形成されたソース拡散領域と、

該半導体基板の主表面に第1方向に延在し、ソースと第 2のドレイン拡散領域との間に第2のチャネル領域を形 成すべく該ソース拡散領域から離間した第2のドレイン 拡散領域と、

前記第1と第2のチャネル領域、該ソース拡散領域、及び前記第1と第2のドレイン拡散領域を形成した該半導体基板主表面を覆う第1の絶縁層と、

第1のチャネル領域を覆う第1の絶縁層上部の第1の多数のフローティング・ゲート電極と、

該第2のチャネル領域を覆う第1の絶縁層上部の第2の 多数の第2のフローティング・ゲート電極と、

前記第1と第2の多数のフローティング・ゲート電極を 覆う第2の絶縁層、

ソースと、第1と第2のドレイン拡散領域とを横切って 第2の方向に延在するとともに、第1と第2の多数のコ

ントロール・ゲート電極を覆う第2の絶縁層上に、共有されたソース拡散領域をもつ多数のフローティング・ゲート・トランジスタ対を形成することによる複数のコントロール・ゲート・コンダクタ、

とからなることを特徴とするフローティング・ゲート・ トランジスタ・アレー。

【請求項11】 第1と第2のビット線コンダクタと、第1のドレイン拡散領域に結合された第1のチャネル・ターミナル、第1のビット線・コンダクタに結合された第2のチャネル・ターミナル、そしてブロック・セレク 10ト信号に結合されるゲート電極を有している第1ブロック・セレクト・トランジスタと、

第2のドレイン拡散領域に結合された第1のチャネル・ターミナル、第2のビット線コンダクタに結合された第2のチャネル・ターミナル、そしてブロック・セレクト信号に結合されたゲート電極を有している第2ブロック・セレクト・トランジスタと、

ソース拡散領域に結合された、ソース拡散領域へソース・ポテンシャルを供給することのための手段、そして第1及び第2ビット線コンダクタに結合されて、選択的に20第1及び第2ビット線コンダクタとし得るための列セレクト手段とを含んでいることを特徴とする特許請求の範囲第10項記載のフローティング・ゲート・トランジスタ・アレー。

【請求項12】 第1及び第2ドレイン拡散領域が、コンタクトレスであることを特徴とする特許請求の範囲第10項記載のフローティング・ゲート・トランジスタ・アレー。

【請求項13】 第1及び第2のビット線コンダクタが、第1方向に延在しているとともに、多数のコントロ 30 ール・ゲート・コンダクタから絶縁されていることを特徴とする特許請求の範囲第10項記載のフローティング・ゲート・トランジスタ・アレー。

【請求項14】 第1及び第2のビット線コンダクタが、第1及び第2の厚い絶縁領域の間の絶縁領域に存在することを特徴とする特許請求の範囲第13項記載のフローティング・ゲート・トランジスタ・アレー。

【請求項15】 ソース拡散領域が、傾斜状のチャネル接合を与えるドーパントの分布を有していることを特徴とする特許請求の範囲第10項記載のフローティング・ゲート・トランジスタ・アレー。

【請求項16】 ソース拡散領域が、砒素でドープされた比較的浅い領域、及び燐でドープされた比較的深い領域を、傾斜状のチャネル接合を形成するために含んでいることを特徴とする特許請求の範囲第15項記載のフローティング・ゲート・トランジスタ・アレー。

【請求項17】 アレー内のフローティング・ゲート・トランジスタが、容量性カップリング比を有し、そしてフローティング・ゲート電極が、チャネル領域、ドレイン拡散領域、及び比較的に厚い絶縁領域の一部を覆うコ 50

ントロール・ゲート電極の下側に、容量性カップリング 比を増加させるために延在していることを特徴とする特 許請求の範囲第10項記載のフローティング・ゲート・ トランジスタ・アレー。

【請求項18】 アレー内のフローティング・ゲート・トランジスタが、容量性カップリング比を有し、第1絶縁層がF-Nトンネルのためにチャネル領域を覆う第1の厚さをもち、且つ、第2絶縁層がカップリング比が約40%より大きくなるようにフローティング・ゲート電極の上部で第2の厚さをもっていることを特徴とする特許請求の範囲第10項記載のフローティング・ゲート・トランジスタ・アレー。

【請求項19】 第1の厚さが、約120オングストローム以下で、且つ、第2の厚さが第1の厚さのプラス又はマイナス20%の範囲内にあることを特徴とする特許請求の範囲第18項記載のフローティング・ゲート・トランジスタ・アレー。

【請求項20】 フローティング・ゲート電極が、チャネル領域の上部でチャネル表面領域を保持している第1の絶縁層に隣接した第1の主表面と、実質的にはチャネル表面領域に等しい、コントロール電極の下部でコントロール表面領域を保持している第2の絶縁層に隣接した第2の主表面を有していることを特徴とする特許請求の範囲第18項記載のフローティング・ゲート・トランジスタ・アレー。

【請求項21】 第1導電型の半導体基板と、 該半導体基板に形成された第1の比較的に厚い絶縁領域

該半導体基板に分離領域を形成するために第1絶縁領域 から離間して形成された第2の比較的に厚い絶縁領域 と、

第1方向に延在し、該分離領域の第1のチャネル・ター ミナル拡散領域と、

第1方向に延在し、第1と第2のチャネル・ターミナル 拡散領域の間の第1のチャネル領域を与えるために、第 1のチャネル・ターミナル拡散領域から離間して該分離 領域内に設けられた第2のチャネル・ターミナル拡散領域と第1方向に延在し、第2及び第3のチャネル・ター ミナル拡散領域の間に第2のチャネル領域を与えるために、第2の拡散領域から離間して該分離領域内に設けられた第3のチャネル・ターミナル拡散領域と該半導体基板を覆って、第1と第2のチャネル領域と、第1乃至第3のチャネル・ターミナル拡散領域を覆う第1の絶縁層と、

第1の絶縁層を覆って、第1のチャネル領域を覆う第1 の多数のフローティング・ゲート電極と、

第2の絶縁層を覆って、第2のチャネル領域を覆う第2の多数のフローティング・ゲート電極と、

第1及び第2の多数のフローティング・ゲート電極を覆 う第2の絶縁層と、

共有された第2チャネル・ターミナル拡散領域をもつ該分離領域に多数のフローティング・ゲート・トランジスタ対を形成することによって、第1及び第2の厚い絶縁領域と第1の多数中の或るフローティング・ゲート電極及び第2の多数中の或るフローティング・ゲート電極を覆い、第1乃至第3のチャネル・ターミナル拡散領域のそれぞれを横切って第2方向に延在し、第2の絶縁層を覆う複数のコントロール・ゲート・コンダクタとからなることを特徴とするフローティング・ゲート・トランジスタ・アレー。

【請求項22】 第1と第2のビット線コンダクタと、第1のチャネル・ターミナル拡散領域に結合された第1のチャネル・ターミナル、第1のビット線コンダクタに結合された第2のチャネル・ターミナル、そしてブロック・セレクト信号に結合されたゲート電極を有している第1ブロック・セレクト・トランジスタと、

第3のチャネル・ターミナル拡散領域に結合された第1 のチャネル・ターミナル、第2のビット線コンダクタに 結合された第2のチャネル・ターミナル、そしてブロッ ク・セレクト信号に結合されたゲート電極を有している 20 第2ブロック・セレクト・トランジスタと、

第2拡散領域に結合され、第2チャネル・ターミナル拡 散領域へソース・ポテンシャルを供給することのための 手段、そして第1及び第2のピット線コンダクタに結合 され、選択的に第1及び第2のピット線コンダクタとし 得る列セレクト手段、

とを含むことを特徴とするフローティング・ゲート・トランジスタ・アレー。

【請求項23】 第1と第2のビット線コンダクタが、 第1方向に延在するとともに、多数のコントロール・ゲ 30 ート・コンダクタから絶縁されていることを特徴とする 特許請求の範囲第22項記載のフローティング・ゲート ・トランジスタ・アレー。

【請求項24】 第1と第2のビット線コンダクタが、第1と第2の厚い絶縁領域の間の分離領域を覆って存在することを特徴とする特許請求の範囲第23項記載のフローティング・ゲート・トランジスタ・アレー。

【請求項25】 第1と第2のドレイン拡散領域が、コンタクトレスであることを特徴とする特許請求の範囲第21項記載のフローティング・ゲート・トランジスタ・アレー

【請求項26】 ソース拡散領域が、傾斜状のチャネル接合を与えるドーパントの分布を有していることを特徴とする特許請求の範囲第21項記載のフローティング・ゲート・トランジスタ・アレー。

【請求項27】 ソース拡散領域が、傾斜状のチャネル接合を形成するために、砒素がドープされた比較的浅い領域と燐がドープされた比較的深い領域とを含んでいることを特徴とする特許請求の範囲第26項記載のフローティング・ゲート・トランジスタ・アレー。

【請求項28】 アレー内のフローティング・ゲート・トランジスタが、容量性カップリング比を有し、且つ、フローティング・ゲート電極がチャネル領域、ドレイン拡散領域、及び比較的に厚い絶縁領域の一部を覆うコントロール・ゲート電極の下側に延在するようにして、容量性カップリング比を増加させるために延びていることを特徴とする特許請求の範囲第21項記載のフローティング・ゲート・トランジスタ・アレー。

【請求項29】 アレー内のフローティング・ゲート・トランジスタが、容量性カップリング比を有し、且つ、第1絶縁層がF-Nトンネルのためにチャネル領域を覆う第1の厚さをもち、第2絶縁層がカップリング比が約40%乃至60%の範囲内にあるようにフローティング・ゲート電極の上部で第2の厚さをもっていることを特徴とする特許請求の範囲第21項記載のフローティング・ゲート・トランジスタ・アレー。

【請求項30】 第1の厚さが、約120オングストローム以下で、且つ、第2の厚さが第1の厚さの±約20%の範囲内にあることを特徴とする特許請求の範囲第29項記載のフローティング・ゲート・トランジスタ・アレー。

【請求項31】 フローティング・ゲート電極が、チャネル領域を覆うチャネル表面領域を保持している第1の 絶縁層に隣接した第1の主表面と、実質的にチャネル表面領域に等しいコントロール電極の下部のコントロール 表面領域を保持している第2の絶縁層に隣接した第2の 主表面とを有していることを特徴とする特許請求の範囲 第29項記載のフローティング・ゲート・トランジスタ・アレー。

【請求項32】 第1導電型の半導体基板と、 該半導体基板に多数の分離領域を与えるための、該半導体基板に離間を与える比較的厚い多数の絶縁領域と、 第1方向に延在し、それぞれの分離領域内の多数の第1 のドレイン拡散領域と、

それぞれの分離された領域内に、第1方向に延在し、各々が、それぞれの分離された領域内におけるソースと第1のドレイン拡散領域の間に第1のチャネル領域を与えるために、第1のドレイン拡散領域から離間して設けられた多数のソース拡散領域と、

こ それぞれの分離された領域内に、第1方向に延在し、それぞれの分離された領域内におけるソース及び第2のドレイン拡散領域の間に第2のチャネル領域を与えるために、ソース拡散領域から離間して設けられた多数の第2のドレイン拡散領域と、

それぞれの分離された領域内における第1及び第2のチャネル領域の上部の該半導体基板、ソース拡散領域、並び第1と第2ドレイン拡散領域を覆う第1の絶縁層と、多数の分離された領域内における第1のチャネル領域の上部で、第1の絶縁層を覆う第1の多数のフローティン50 グ・ゲート電極と、

\_\_\_

多数の分離された領域内における第2のチャネル領域の 上部で、第1の絶縁層を覆う第2の多数のフローティング・ゲート電極と、

7

第1と第2の多数のフローティング・ゲート電極を覆う 第2の絶縁層、そして第2の絶縁層を覆う、各々が第1 の多数中の或るフローティング・ゲート電極並び第2の 多数中の或るフローティング・ゲート電極の上部の多数 の厚い絶縁領域、ソース、並び第1と第2ドレイン拡散 領域を横切って第2方向に延在し、それによってそれぞ れの分離された領域内に、共有されたソース拡散領域を もつ多数のフローティング・ゲート・トランジスタ対を 形成する多数のコントロール・ゲート・コンダクタ、 とからなることを特徴とするフローティング・ゲート・ トランジスタ・アレー。

【請求項33】 それぞれの分離領域と組み合わされた 多数の第1と第2のビット線コンダクタ対と、

それぞれの分離領域内の第1のドレイン拡散領域に結合された第1のチャネル・ターミナル、それぞれの分離領域と対で組み合わされた一対の第1のビット線コンダクタに結合された第2のチャネル・ターミナル、及びブロ 20ック・セレクト信号に結合されたゲート電極をそれぞれ有している多数の第1ブロック・セレクト・トランジスタと、

それぞれの分離された領域内の第2のドレイン拡散領域に結合された第1のチャンネル・ターミナル、それぞれの分離領域と対で組み合わされた第2のビット線コンダクタに結合された第2のチャンネル・ターミナル、ブロック・セレクタ信号に結合されたゲート電極を有している第2のブロック・セレクト・トランジスタからなる多数の第2のブロック・セレクト・トランジスタと、多数のソース拡散領域に結合された、多数のソース拡散領域に結合された、多数のソース拡散領域に結合された、多数のソース拡散領域に結合された、多数のソース拡散領域に結合された、多数のソース拡散領域へソース・ポテンシャルを供給することのための手段、そして多数の第1及び第2ビット線コンダクタとし得る列セレクト手段とを含んでいることを特徴とする特許請求の範囲第32項記載のフローティング・ゲート・トランジスタ・アレー。

【請求項34】 多数の第1及び第2のビット線コンダクタ対が、第1方向に延在するとともに、多数のワード線コンダクタから絶縁されていることを特徴とする特許 40 請求の範囲第32項記載のフローティング・ゲート・トランジスタ・アレー。

【請求項35】 第1及び第2のビット線コンダクタ対が、厚い絶縁領域の間のそれぞれの分離された領域上に存在することを特徴とする特許請求の範囲第34項記載のフローティング・ゲート・トランジスタ・アレー。

【請求項36】 ビット線コンダクタ、ワード線コンダクタ及びソース拡散領域の電圧ポテンシャルの制御、消去及び読み取りのモードをプログラムするブロック・セレクト信号を供給するための、多数のビット線コンダク

タ、ワード線コンダクタ、及びソース・ポテンシャルを 供給するための手段と結合された手段からなることを特 徴とする特許請求の範囲第32項記載のフローティング ・ゲート・トランジスタ・アレー。

【請求項37】 ソース・ポテンシャルを供給する手段が、多数のソース拡散領域に結合された第1のチャンネル・ターミナルと、ソース・ポテンシャル・コンダクタに結合された第2のチャンネル・ターミナルと、ブロック・セレクト信号を受けるために結合されたゲート電極とを備えたソース・ブロック・セレクト・トランジスタからなることを特徴とする特許請求の範囲第32項記載のフローティング・ゲート・トランジスタ・アレー。

【請求項38】 ソース・ポテンシャル・コンダクタが、本質上多数のビット線コンダクタに平行であることを特徴とする特許請求の範囲第37項記載のフローティング・ゲート・トランジスタ・アレー。

【請求項39】 多数の第1と第2ドレイン拡散領域が、コンタクトレスであることを特徴とする特許請求の範囲第32項記載のフローティング・ゲート・トランジスタ・アレー。

【請求項40】 多数のソース拡散領域が、傾斜状のチャネル接合を与えるドーパントの分布を有していることを特徴とする特許請求の範囲第32項記載のフローティング・ゲート・トランジスタ・アレー。

【請求項41】 多数のソース拡散領域におけるドーパントの分布が、砒素及び燐でドープされた比較的浅い領域、及び燐でドープされた比較的深い領域を、傾斜状のチャネル接合を形成するために含んでいる、請求項40のアレー。

【請求項42】 アレー内のフローティング・ゲート・トランジスタが、容量性カップリング比を有し、そしてフローティング・ゲート電極がチャネル領域、ドレイン拡散領域、及び比較的に厚い絶縁領域の一部を覆って、コントロール・ゲート電極の下側に、容量性カップリング比を増加させるために延在していることを特徴とする特許請求の範囲第32項記載のフローティング・ゲート・トランジスタ・アレー。

【請求項43】 アレー内のフローティング・ゲート・トランジスタが、容量性カップリング比を有し、第1絶縁層がF-Nトンネルのためにチャネル領域を覆い第1の厚さをもち、また第2絶縁層がカップリング比が約40%乃至約60%の範囲内あるようにフローティング・ゲート電極を覆い第2の厚さをもっていることを特徴とする特許請求の範囲第32項記載のフローティング・ゲート・トランジスタ・アレー。

【請求項44】 第1の厚さが、約120オングストローム以下で、第2の厚さが第1の厚さの±20%の範囲内にあることを特徴とする特許請求の範囲第43項記載のフローティング・ゲート・トランジスタ・アレー。

【請求項45】 フローティング・ゲート電極が、チャ

30

ネル領域を覆いチャネル表面領域を保持している第1の 絶縁層に隣接した第1の主表面と、実質的にチャネル表 面面積に等しい、コントロール電極を覆うコントロール 表面領域を保持している第2の絶縁層に隣接した第2の 主表面と有していることを特徴とする特許請求の範囲第 45 項記載のフローティング・ゲート・トランジスタ・ アレー。

【請求項46】 それぞれ第1ターミナル、第2ターミ ナル及びコントロール・ターミナルを保有する列内の蓄 積セルからなるN列、M行の蓄積セルを有するK個のサ 10 ブアレーと、

それぞれの行における蓄積セルのコントロール・ターミ ナルに結合された多数のワード線と、

蓄積セルの各々の列に1個が対応するN個の広域ビット 線と、

それぞれのサブアレーの内部の、それぞれの列における M個の蓄積セルの第1ターミナルに各々が結合された多 数の局所ビット線と、

第1のサブアレー・セレクト信号に応じて対応する広域 ビット線へ蓄積セルのサブアレーに局所ビット線と選択 20 的に結合するための手段と、

それぞれのサブアレーの内部の、一つの隣接した柱列に おけるM個の蓄積セル及び別の隣接した柱列におけるM 個の蓄積セルの第2ターミナルに各々が結合された、多 数の局所仮想グランド線と、

それぞれ隣接する列のM蓄積セルの第2のターミナル と、それぞれのサブアレーの中の他の隣接する列のM蓄 積セルに結合された多数の局所仮想クランド線と、

仮想グランド・ターミナルを持つ蓄積セルのサブアレー における局所仮想グランド線に接続するための手段、そ して蓄積セルのN列へ選択的にアクセスし得るための広 域ビット線と結合された列セレクト手段を含むことを特 徴とするメモリー回路。

【請求項47】 多数の仮想グランド・ターミナルと、 多数の仮想グランド・ターミナルに結合され、サブアレ ーと接続された仮想グランド・ターミナルへ選択的にア クセスし得るための仮想グランド・セレクト手段とを含 むことを特徴とする特許請求の範囲第46項記載のメモ リ回路。

【請求項48】 蓄積セルのサブアレーにおける局所仮 40 想グランド線を仮想グランド・ターミナルに結合するた めの手段が、少なくとも1個の局所仮想グランド線に結 合された第1ターミナルと仮想グランド・ターミナルに 結合された第2ターミナルを有するサブアレー・セレク ト・トランジスタ、及び第2サプアレー・セレクト信号 に結合されたコントロール・ターミナルからなることを 特徴とする特許請求の範囲第46項記載のメモリ回路。

【請求項49】 仮想グランド・ターミナル、広域ビッ ト線、サブアレー・セレクト信号及び蓄積セルに読み取 御するための手段を包含していることを特徴とする特許 請求の範囲第46項記載のメモリ回路。

10

【請求項50】 消去モードが、ソース消去サイクルか らなることを特徴とする特許請求の範囲第49項記載の メモリ回路。

【請求項51】 消去モードが、チャネル消去サイクル からなることを特徴とする特許請求の範囲第49項記載 のメモリ回路。

【請求項52】 消去モードが、UV消去サイクルから なることを特徴とする特許請求の範囲第49項記載のメ モリ回路。

【請求項53】 蓄積セルが、フラッシュEPROMセ ルからなることを特徴とする特許請求の範囲第46項記 載のメモリ回路。

【請求項54】 蓄積セルが、フローティング・ゲート ・トランジスタからなることを特徴とする特許請求の範 開第46項記載のメモリ回路。

【請求項55】 局所ビット線及び局所仮想グランド線 が、拡散領域からなることを特徴とする特許請求の範囲 第46項記載のメモリ回路。

【請求項56】 多数の余分の蓄積セルと、

ワード線信号、列セレクト信号及びサブアレー・セレク ト信号を供給するためのデコーダ、そして蓄積セルのN 列の内部にある蓄積セルを、余分の蓄積セルと置き換え るためのデコーダと結合されたプログラム可能な手段と を含んでいることを特徴とする特許請求の範囲第54項 記載のメモリ回路。

【請求項57】 第1方向に延在された多数のドレイン 拡散領域を定めることと、

ドレイン拡散領域をドープすることと、

少なくとも、ドレイン拡散領域に隣接した領域における 半導体基板の主表面に第1の絶縁性材料を設けること と、

少なくとも、ドレイン拡散領域に隣接した領域における 第1の絶縁性物質を覆うフローティング・ゲート導電性 物質を設けることと、

フローティング・ゲート導電性物質を覆うコントロール ・ゲート絶縁性材料を設けることと、

半導体基板のフローティング・ゲート導電性物質によ る、フローティング・ゲート導電性物質でアラインし て、延在したソース拡散領域を露出することと、

ソース拡散領域をドープすることと、

ソース拡散領域と露出された何かのフローティング・ゲ ート導電性物質を覆う絶縁層を設けること、そしてコン トロール・ゲート絶縁性物質とフローティング・ゲート 導電性物質を覆う、多数の導電性材料の行を形成するこ ととからなることを特徴とするコンタクトレス・フロー ティング・ゲート・メモリ・アレー装置の製造方法。

【請求項58】 多数の伸長したソース拡散領域を露出 り及び消去モードをプログラムするためにワード線を制 50 させるステップが、ソース拡散領域の一つの側部を定め る第1のサイド及びフローティング・ゲート領域の巾を定めるため第1のサイドから間をとって設けられた第2のサイドを有する伸長したフローティング・ゲート領域を定め、かつフローティング・ゲート領域が、少なくとも隣接したドレイン拡散領域の一部の上に存在するように、フローティング・ゲート導電性材料をエッチすることを含んでいることを特徴とする特許請求の範囲第57項記載のコンタクトレス・フローティング・ゲート・メモリ・アレー装置の製造方法。

【請求項59】 フローティング・ゲート領域の第2の 10 サイドが、隣接したドレイン拡散領域の上に存在するよ うに定められる、請求項58の方法。

【請求項60】 第1の絶縁性物質が、二酸化珪素からなることを特徴とする特許請求の範囲第57項記載のコンタクトレス・フローティング・ゲート・メモリ・アレー装置の製造方法。

【請求項61】 コントロール・ゲート絶縁性材料が、ONOからなることを特徴とする特許請求の範囲第60項記載のコンタクトレス・フローティング・ゲート・メモリ・アレー装置の製造方法。

【請求項62】 第1の絶縁性物質が、約120オングストローム以下のフローティング・ゲート材料に達しない厚さを有する二酸化珪素からなることを特徴とする特許請求の範囲第57項記載のコンタクトレス・フローティング・ゲート・メモリ・アレー装置の製造方法。

【請求項63】 第1の絶縁性物質が、フローティング・ゲート導電性物質に達しない厚さを有する二酸化珪素から、コンドロール・ゲート絶縁性物質が、実質的にトンネル絶縁性物質の厚さより大きい厚さをもったONOからなることを特徴とする特許請求の範囲第57項記載 30のコンタクトレス・フローティング・ゲート・メモリ・アレー装置の製造方法。

【請求項64】 ソース拡散領域をドープするステップが、傾斜大接合を有するようドーパントの分布を設定すること特徴とする特許請求の範囲第57項記載のコンタクトレス・フローティング・ゲート・メモリ・アレー装置の製造方法。

【請求項65】 半導体基板主表面に、第1方向に延在された多数の絶縁領域を形成することと、第1方向に延在され、離間して設けられた多数の絶縁領域を形成すること、

少なくとも、多数の分離領域における個々の分離された 領域内部に1個のドレイン拡散領域をもつ、第1の方向 に延在された多数のドレイン拡散領域を画定すること と

ドレイン拡散領域をドープすることと、

少なくとも、ドレイン拡散領域に隣接した領域に該半導 体基板上に第1の絶縁性物質を設けることと、

少なくとも、ドレイン拡散領域に隣接した領域に第1の 絶縁性材料を覆うフローティング・ゲート導電性物質を 50

設けることと、

フローティング・ゲート導電性物質を覆うコントロール・ゲート絶縁性物質を設けることと、

該半導体基板に延在したソース拡散領域を、フローティング・ゲート導電性物質でアラインして、露出することと、

ソース拡散領域をドープすることと、

ソース拡散領域と何かの露出されたフローティング・ゲート導電性物質を覆う絶縁層を設けること、そしてコントロール・ゲート絶縁性材料及びフローティング・ゲート導電性物質を覆う多数の導電性物質の行を形成することとからなることを特徴とするフローティング・ゲート・メモリ・アレーの製造方法。

【請求項66】 多数のドレイン拡散領域を定めるステップが、個々のドレイン拡散領域の一端をそれぞれの絶縁領域とアラインすることからなることを特徴とする特許請求の範囲第65項記載のフローティング・ゲート・メモリ・アレーの製造方法。

【請求項67】 多数のドレイン拡散領域を定めるステップが、個々の分離領域における2個のドレイン拡散領域と2個のフローティング・ゲート導電性物質の領域を定めることからなるなることを特徴とする特許請求の範囲第65項記載のフローティング・ゲート・メモリ・アレーの製造方法。

【請求項68】 多数のドレイン拡散領域を定めるステップが、個々の分離領域における第1のドレイン拡散領域の一端を、第1の絶縁領域とアラインし、前記分離された領域内部の第2のドレイン拡散領域の反対する一端を、第2の絶縁領域とアラインすることからなることを特徴とする特許請求の範囲第67項記載のフローティング・ゲート・メモリ・アレーの製造方法。

【請求項69】 多数の伸長したソース拡散領域を露出させるステップが、ソース拡散領域の一つの側部を定める第1のサイド及びフローティング・ゲート領域の巾を定めるため第1のサイドから間をとって設けられた第2のサイドを有する伸長したフローティング・ゲート領域を定め、かつフローティング・ゲート領域が、少なくとも隣接したドレイン拡散領域の一部の上に存在するように、フローティング・ゲート導電性材料をエッチすることを含んでいることを特徴とする特許請求の範囲第65項記載のフローティング・ゲート・メモリ・アレーの製造方法。

【請求項70】 フローティング・ゲート領域の第2のサイドが、フローティング・ゲート領域が隣接したドレイン拡散領域の上に存在するように絶縁領域を覆って定められることを特徴とする特許請求の範囲第69項記載のフローティング・ゲート・メモリ・アレーの製造方法。

【請求項71】 多数の延在したソース拡散領域を露出 させるステップが、各々がそれぞれに、ソース拡散領域 の一つ側部を定めるの第1のサイド及びフローティング・ゲート領域の巾を定めるため第1のサイドから間をとって設けられた第2のサイドを有する、個々の分離された領域における2個の伸長したフローティング・ゲート領域を定め、かつフローティング・ゲート領域が、少なくとも隣接したドレイン拡散領域の一部の上に存在するように、フローティング・ゲート導電性材料をエッチすることを含んでいることを特徴とする特許請求の範囲第67項記載のフローティング・ゲート・メモリ・アレーの製造方法。

【請求項72】 フローティング・ゲート領域の第2のサイドが、フローティング・ゲート領域が構接したドレイン拡散領域を覆って延在するように絶縁領域を覆って画定められることを特徴とする特許請求の範囲第71項記載のフローティング・ゲート・メモリ・アレーの製造方法。

【請求項73】 第1の絶縁性材料が、二酸化珪素からなることを特徴とする特許請求の範囲第65項記載のフローティング・ゲート・メモリ・アレーの製造方法。

【請求項74】 コントロール・ゲート絶縁性物質が、 ONOからなることを特徴とする特許請求の範囲第65 項記載のフローティング・ゲート・メモリ・アレーの製造方法。

【請求項75】 第1の絶縁性物質が、約120オングストローム以下のフローティング・ゲート導電性物質に達しない厚さを有する二酸化珪素からなることを特徴とする特許請求の範囲第65項記載のフローティング・ゲート・メモリ・アレーの製造方法。

【請求項76】 第1の絶縁性物質がフローティング・ゲート導電性物質に達しない厚さを有する二酸化珪素から、コントロール・ゲート絶縁性材料が、実質的にトンネル絶縁性物質の厚さより大きい厚さをもったONOからなることを特徴とする特許請求の範囲第65項記載のフローティング・ゲート・メモリ・アレーの製造方法。

【請求項77】 ソース拡散領域をドープするステップが、傾斜状接合を有するようドーパントの分布を設定することからなることを特徴とする特許請求の範囲第65項記載のフローティング・ゲート・メモリ・アレーの製造方法。

【請求項78】 少なくとも、延在したチャネル領域 40 における該半導体基板に絶縁性物質を設けることと、少なくとも、伸長したチャネル領域における第1の絶縁性物質を覆うフローティング・ゲート導電性物質を設けることと、

フローティング・ゲート導電性物質を覆うコントロール ・ゲート絶縁性物質を設けることと、

該半導体基板に延在したソース拡散領域及びドレイン拡 散領域を、フローティング・ゲート導電性材料でアライ ンして露呈することと、

ドレイン拡散領域を第1の分布をもったドーパントでド 50 覆うフローティン・ゲート導電性物質を被着すること

ープすることと、

ソース拡散領域を第2の分布をもったドーパントでドープすることと、

14

ソース及びドレイン拡散領域と、何かの露出したフローティング・ゲート導電性物質を覆う絶縁層を設けること、そしてコントロール絶縁性物質及びフローティング・ゲート導電性物質を覆う、多数の導電性物質の行を形成することからなることを特徴とするフローティング・ゲート・メモリ・アレーの製造方法。

10 【請求項79】 ソース及びドレイン拡散領域をドープ するステップが、ソース及びドレイン拡散領域の双方へ の第1のドーパントの第1インプラントと、ソース拡散 領域への第2のドーパントの第2インプラントとからな ることを特徴とする特許請求の範囲第78項記載のフロ ーティング・ゲート・メモリ・アレーの製造方法。

【請求項80】 第1の絶縁性物質が、二酸化珪素からなることを特徴とする特許請求の範囲第78項記載のフローティング・ゲート・メモリ・アレーの製造方法。

【請求項81】 コントロール・ゲート絶縁性物質が、 ONOからなることを特徴とする特許請求の範囲第78 項記載のフローティング・ゲート・メモリ・アレーの製造方法。

【請求項82】 第1の絶縁性物質が、約120オングストローム以下のフローティング・ゲート導電性物質に達しない厚さを有する二酸化珪素からなることを特徴とする特許請求の範囲第78項記載のフローティング・ゲート・メモリ・アレーの製造方法。

【請求項83】 コントロール・ゲート絶縁性物質が、フローティング・ゲート導電性物質と120オングストロームの土約20%の導電性物質の行との間の厚さを有するONOからなることを特徴とする特許請求の範囲第82項記載のフローティング・ゲート・メモリ・アレーの製造方法。

【請求項84】 ソース及びドレイン拡散領域をドープするステップが、傾斜状接合を形成するソース領域におけるドーパントの第1分布、一層険しい接合を形成するドレイン領域におけるドーパントの第2分布を設定することからなることを特徴とする特許請求の範囲第78項記載のフローティング・ゲート・メモリ・アレーの製造方法。

【請求項85】 第1方向に延在された半導体基板に多数の分離領域を離間して設けられ、該半導体基板上に第1方向に延在された多数の絶縁領域を形成することと、少なくとも、該半導体基板に、分離領域内に延在するチャンネル領域に第1の絶縁性物質を被着すること、少なくとも、延在したチャネル領域に、第1の絶縁性物質を覆うフローティング・ゲート導電性材料を被着することと、

少なくとも、該チャンネル領域に該第1の絶縁性物質を 覆うフローティン・ゲート 境雷性物質を被着すること と、

該フローティング・ゲート導電性物質を覆うコントロール・ゲート導電性物質を被着すること、

該半導体基板に延在したソース及びドレイン拡散領域 を、フローティング・ゲート導電性材料でアラインし て、露出することと、

ソース及びドレイン拡散領域をドープすることと、 ソース及びドレイン拡散領域と何かの露出されたフロー ティング・ゲート導電性材料を覆う絶縁層を生成するこ と、そしてコントロール絶縁性物質及びフローティング 10 ・ゲート導電性物質を覆う多数の導電性物質の行を形成 することを特徴とするフローティング・ゲート・メモリ ・アレーの製造方法。

【請求項86】 多数のソース及びドレイン拡散領域を 露出させるステップが、個々のドレイン拡散領域の一端 をそれぞれの絶縁領域とアラインし、そして個々のドレ イン拡散領域の第2の端をフローティング・ゲート導電 性物質とアラインすることからなることを特徴とする特 許請求の範囲第85項記載のフローティング・ゲート・ メモリ・アレーの製造方法。

【請求項87】 多数のドレイン拡散領域を定めるステップが、個々の分離された領域における2個のドレイン 拡散領域と、フローティング・ゲート導電性物質の2個 の領域を定めることからなることを特徴とする特許請求 の範囲第85項記載のフローティング・ゲート・メモリ ・アレーの製造方法。

【請求項88】 多数のドレイン拡散領域を定めるステップが、個々の分離された領域における第1のドレイン 拡散領域の一端を第1の絶縁領域とアラインし、そして 個々の分離された領域の内部の第2のドレイン拡散領域 30 の反対の端を第2の絶縁領域とアラインすることからな ることを特徴とする特許請求の範囲第87項記載のフローティング・ゲート・メモリ・アレーの製造方法。

【請求項89】 第1の絶縁性物質が、二酸化珪素からなることを特徴とする特許請求の範囲第85項記載のフローティング・ゲート・メモリ・アレーの製造方法。

【請求項90】 コントロール・ゲート絶縁性物質が、 ONOからなることを特徴とする特許請求の範囲第85 項記載のフローティング・ゲート・メモリ・アレーの製造方法。

【請求項91】 第1の絶縁性物質が、約120オングストローム以下のフローティング・ゲート導電性物質に達しない厚さを有する二酸化珪素からなることを特徴とする特許請求の範囲第85項記載のフローティング・ゲート・メモリ・アレーの製造方法。

【請求項92】 コントロール・ゲート絶縁性物質が、フローティング・ゲート導電性物質と120オングストロームのプラス又はマイナス約20%の横列の導電性物質との間の厚さを有するONOからなることを特徴とする特許請求の範囲第91項記載のフローティング・ゲー

ト・メモリ・アレーの製造方法。

【請求項93】 ソース及びドレイン拡散領域をドープするステップが、傾斜状接合を形成するソース領域におけるドーパントの分布、及び一層険しい接合を形成するドレイン領域におけるドーパントの分布を設定することからなることを特徴とする特許請求の範囲第85項記載のフローティング・ゲート・メモリ・アレーの製造方法。

## 【発明の詳細な説明】

## [0001]

【産業上の利用分野】本発明は、不揮発性メモリに関するものであって、殊に、フローティング・ゲート・トランジスタを用いたフラッシュEPROMセル、アレー装置、及びその製造方法に係るものである。

#### [0002]

【従来の技術】フラッシュEPROMは、不揮発性の電荷蓄積型半導体集積回路の内で成長しつつある分野である。これらのフラッシュEPROMは、チップ内のメモリ・セルを電気的な消去、プログラムミング及び読み取りをする能力を備えている。フラッシュEPROMのメモリ・セルは、データがフローティング・ゲートをチャージ又はディスチャージすることによってセルに蓄積される所謂フローティング・ゲート・トランジスタを用いて形成されている。フローティング・ゲートは、導電性物質、一般的にはポリSiで作られており、トランジスタのチャネルからは、酸化膜又は他の絶縁性の薄膜によって絶縁され、且つ、第2の絶縁膜によってトランジスタのコントロール・ゲート又はワード線から絶縁されている。

【0003】フローティング・ゲートをチャージすると いう動作は、フラッシュEPROMの"プログラム"ス テップと称される。このステップは、ゲート及びソース 間に12ボルト程の大きさの正の電圧を印加し、又、ド レイン及びソース間に正の電圧、例えば、7ボルトの電 圧を印加することによってなされ、所謂、ホット・エレ クトロンの注入によってなされる。フローティング・ゲ ートをディスチャージする動作は、フラッシュEPRO Mの "消去"機能と呼ばれる。この消去機能は、フロー ティング・ゲートとトランジスタのソースとの間(ソー ス消去)、又はフローティング・ゲートと半導体基板と の間 (チャネル消去) でのF-Nトンネルのメカニズム によって典型的になし遂げられる。例えば、ソース消去 作用は、それぞれのメモリ・セルのドレインを浮かしな がら、ソースからゲートへ大きな正の電圧を印加するこ とによって達成される。この正電圧は、12ボルトにも

【0004】従来のフラッシュEPROMの構造及び機能に関する詳細については、関連技術の背景を教示している以下のU.S.パテントによって知ることができる。Mukherjee, et al., U.S. Patent No. 4, 698, 787 issu

ed October 6, 1987;Holler, et al., U.S. Patent No. 4, 780,423 issued October 25, 1988。フラッシュEPROMのICに関するより進んだ技術は、次の文献に述べられている。Woo, et al., "A Novel Memory Cell Usin g Flash Array Contactless EPROM(FACE) Technology", IEDM 1990, Published by the IEEE, Pages 91-94及びWoo, et al., "A Poly-Buffered "FACE" Technology for High Density Me-mories", 1991 SYMPOSIUM ON VLSI TECHNOLOGY, page 73-74 "コンタクトレス"・アレーEPROM装置の従来技術の一例が以下に記述され 10ている。Kazerounian, et al., "Alternate Metal Virt ual Ground EPROM Array Im-plemented In A 0.8 μM Process for Very High Density Applications", IEDM, Published by IEEE 1991, pages 11.5.1-11.5.4。

### [0005]

【発明が解決しようとする課題】Woo, et al. 及びKazero unian, et al. の出版物によって明らかなように、コンタ クトレス・アレー不揮発性メモリの設計についての関心 が高まっている。所謂、コンタクトレス・アレーは、埋 め込まれた拡散層によって互いに結合されてなる蓄積セ 20 ルによるアレーによって形成されており、埋め込まれた 拡散層は、コンタクトによってメタル・ビット線へ間欠 的に結合されているだけである。Mukherjee.etal. のシ ステムのような初期のフラッシュEPROMの設計で は、各メモリ・セルに対して"ハーフ"・メタル・コン タクトが必要とされる。何故ならば、メタル・コンタク トは、半導体集積回路では、かなりの面積を占有してい るので、それらは高密度なメモリを設計する上では大き な障害となる。更に、デバイスをより一層小さくして、 面積を縮小しようとると、アレー内の蓄積セルにアクセ 30 スする為に使用される隣接したドレインとソース・ビッ ト線のコンタクトを覆うメタルによって、制限されるこ とになる。

【0006】本発明は、上述に鑑みてなされたもので、フローティング・ゲート・トランジスタからなる不揮発性メモリ・セルの改良に関するものであり、殊に、高密度に集積が可能なフラッシュEPROMセルと、そのアレー装置を提供するとともに、その製作方法を提供することを目的とするものである。又、改良されたフラッシュEPROMセルを用いたメモリ回路を提供することを 40目的とするものである。

# [0007]

【課題を解決するための手段】本発明は、不揮発性メモリ・セル(フラッシュEPROMセル)は、一つのソース拡散層を2個のフローティング・ゲート・トランジスタが共用する独特のドレインーソースードレイン構成に基くものであって、延在する第1と第2のドレイン拡散領域とソース拡散領域は、半導体基板に沿って形成される。フィールド酸化物領域は、第1と第2のドレイン拡散領域の外側に形成される。フローティング・ゲートと50

コントロール・ゲート・ワード線は、共用されたソース 領域をもつ2列からなる蓄積セルから形成されたドレイ ンーソースードレイン構造に対して直交するように形成 される。前記共用されたソース領域は、下部のブロック ・セレクト・トランジスタによって仮想グランド・ター ミナルに結合される。各ドレイン拡散領域は、上部のプロック・セレクト・トランジスタによって広域ビット線 に結合される。本発明によるセル構造は、ドレイン、ソースとドレイン拡散領域、そして埋め込み拡散ラインのような水平のコンダクタを介して、複数の列トランジスタを仮想グランド・ターミナルに結合している仮想グランド・サプライに対し、実質的に平行に延在する二つの広域ビット線を使用する。このようにして、2個のトランジスタからなるセルに対して、二個のメタル・コンタクト・ピッチを必要とするだけである。

【0008】本発明の別の観点によれば、これらの複数のドレインーソースードレイン構造が1個の大きなICに配列され、高密度の不揮発性の電荷蓄積型半導体集積回路が得られる。この不揮発性の電荷蓄積型半導体集積回路は、上部と下部のブロック・セレクト・トランジスタを用いることにより、ブロックの境界に沿って分割され得るとともに、個々の消去作用を可能とする。また、ブロック・セレクトという特徴は、複数のメモリ・セルからなる単一のブロックを一度に広域ビット線に結合する。このことは、アレーの所定の列に沿ったトランジスタへのリーク電流に対する改善をもたらす。

【0009】かくして、1個のメモリ回路が、各々がN 列,M行からなる蓄積セルを有するK個のサブアレーと して提供される。蓄積セル列内の各蓄積セルは、それぞ れが第1ターミナル、第2ターミナル及び制御ターミナ ルを有している。それぞれの行に対応する蓄積セルの制 御ターミナルに結合された多数のワード線がある。蓄積 セルの各々の列に対応したビット線からなるN個の広域 ビット線、及び各々が、それぞれのサブアレー内部にお けるそれぞれの列において、M個の蓄積セルの第1ター ミナルに結合されている多数の局所ビット線がある。上 部のプロック・セレクト・トランジスタは、蓄積セルの サブアレー内の局所ビット線を、サブアレー・セレクト 信号に応じて対応する広域ビット線へ選択的に接続す る。その上に、多数の局所仮想グランド線、及びサブア レー内の局所仮想グランド線を局所仮想グランド・ター ミナルに接続する手段が含まれている。前記局所仮想グ ランド線の各々は、それぞれのサブアレーで、列におけ る蓄積セルの第2ターミナルに結合されている。広域ビ ット線へ結合された列セレクト・トランジスタは、蓄積 セルのN個の列へ選択的にアクセスすることができるよ うになっている。

【0010】上述のようなメモリセル及びそのアレー装置に加え、フローティング・ゲート・デバイスのアレーの製造方法が提供されている。第1番目の方法は、以下

のように構成される。第1方向に延在した多数のドレイ ン拡散領域を画定すること:ドレイン拡散領域をドープ すること;トンネル絶縁性膜を、少なくともドレイン拡 散領域に隣接した領域内の半導体基板主表面に形成する こと:フローティング・ゲート導電性物質を、少なくと もドレイン拡散領域に隣接した領域内のトンネル絶縁性 膜に設けること;コントロール・ゲート絶縁性物質を、 フローティング・ゲート導電性膜に形成すること;延在 するソース拡散領域を、半導体基板の主表面に形成され せたフローティング・ゲート導電性物質によって、フロ 10 ーティング・ゲート導電性物質とアラインさせて露出す ること;ソース拡散領域をドープすること;絶縁層を、 ソース拡散領域と露出したフローティング・ゲート導電 性物質にも設けること;そして多数の導電性物質からな る行を、コントロール絶縁性物質及びフローティング・ ゲート導電性物質を覆うように形成すること。第2の方 法は、以下のように構成される:トンネル絶縁性物質 を、少なくとも延在されたチャネル領域を半導体基板主 表面を覆うように形成すること:フローティング・ゲー ト導電性物質を、少なくとも延在したチャネル領域内の トンネル絶縁性物質を覆うように設けること;コントロ ール・ゲート絶縁性物質を、フローティング・ゲート導 電性物質を覆うように設けること:半導体基板に延在し たソース拡散領域及びドレイン拡散領域を、フローティ ング・ゲート導電性物質によってアラインさせて露出す ること;ドレイン拡散領域を、ドーパントを第1の分布 でドープすること:ソース拡散領域を、ドーパントを第 2の分布でドープすること;絶縁層を、ソース及びドレ イン拡散領域を覆い、露出したフローティング・ゲート 導電性物質の上部にも成長させること;そして多数の導 電性物質からなる行を、コントロール絶縁性物質及びフ ローティング・ゲート導電性物質を覆うように形成する こと。

## [0011]

【作用】本発明のフローティング・ゲート・トランジス タおよる不揮発性メモリには、幾つかの明瞭な特徴が存 在する。第1は、隣接するドレイン及びソース・ビット 線のメタル・ピッチが、ソース(仮想グランド)ビット 線を共有する構造を有することによって緩和される。前 記ピット線は、トランジスタ16等を平行に通り、メタ ル・ドレイン・コンタクト線又は広域ビット線とともに 1個のメタル・ソース線に結合されている。このことに よって、非常に稠密なコア・アレーを得ることができ る。第2には、フラッシュEPROMアレーは、サブア レーへ分割される該フラッシュ EPROMアレーが完全 にデコードされたブロック・セレクト線によって選択さ れている間、セクター消去が実行できることになるとと もに、メモリ・セルの障害は、その対応するサブアレー が選択されている間のみに生ずる。これは、製品の動作 と信頼性を非常に改善するものである。第3としては、

第1のセル・タイプでは、セルのソース側は、数多くの酸化処理過程を受けないので、ソース接合の端部は、非常に優れた完全性を保持している。更に特徴的なものは、ソース接合端がドーパントの欠乏と従来技術によって設計されたセルにありがちな酸化膜端部の厚さを厚くする作用を受けないのである。従来技術では、ソース注入後にもっと広範の酸化処理過程がある。このような理由で、新規なセルには良好なソース消去作用が期待できる。更に、かなり高いゲート・カップリング比が独特のセルのレイアウトによって実現され得る。前記レイアウトでは、フローティング・ゲート・ポリSi層がドレイン及びフィールド酸化物領域を覆って延在し、コントロール・ゲートのフローティング・ゲート・ポリSiに対するカップリング面積を著しく増大させることができる。

【0012】又、第1の製造方法によれば、セル構造におけるソース拡散領域は、隣接したトランジスタ列におけるフローティング・ゲート・トランジスタにセルフ・アラインされる。同様に、ドレイン拡散領域は、各ブロックの反対側の絶縁領域にセルフ・アラインされる。更に、第2の製造方法によれば、ドレイン及びソース拡散領域の双方がフローティング・ゲートにセルフ・アラインされる。従って、ドレインーソースードレイン構成を、アレー内の総てのメモリ・セル・トランジスタに対して実質的に一様なチャネル長を作ることができる。又、ソースは、傾斜状接合を与えるドーパントの分布でイオン注入によてなされることにより、ソース消去作用の間のトンネリングを容易とする。

#### [0013]

【実施例】以下、本発明について、図1乃至図8に基づ いて説明する。図1、図2は、本発明に係るフラッシュ EPROM装置の回路図を示している。図3は、本発明 によるフラッシュEPROM装置のメモリ回路のブロッ ク図を示している。図4、図5及び図6、図7は、本発 明に係るフラッシュEPROMセルの製造方法を示す断 面図である。図8は、その平面図である。図1は、本発 明に係るフラッシュEPROMのドレインーソースード レイン回路構成(ソースを共通とする一対のトランジス タからなる構成)を説明する。この回路構成は、第1の 局所ビット線10及び第2の局所ビット線11を有して いる。第1及び第2の局所ビット線10及び11は、以 下に説明するような埋め込まれた拡散層の導電体によっ て得られる。また、局所仮想グランド線12も埋め込ま れた拡散層により得られる。ゲート、ドレイン及びソー スを有する多くのフローティング・ゲート・トランジス タは、局所ビット線10、11及び局所仮想グランド線 12に結合されている。大多数のトランジスタのソース は、局所仮想グランド線12に結合されている。13で 示される第1列のトランジスタのドレインは、第1の局 50 所ピット線10に結合され、14で示される第2列のト

2.

21

ランジスタのドレインは、第2の局所ビット線11に結合される。フローティング・ゲート・トランジスタのゲートは、ワード線WL。乃至WL。に結合される。尚、ここで各ワード線(例えば、WL」)は、第1列のトランジスタ(例えばトランジスタ15)及び第2列のトランジスタ(例えばトランジスタ16)のゲートに結合される。かくして、トランジスタ15及び16は、ソース拡散層を共用する2個のトランジスタからなるセルと考えることができる。

【0014】フローティング・ゲートをチャージする動 10 作は、フラッシュEPROMセルのプログラム・ステッ プと呼ばれる。これは、ゲート及びソース間に、12ボ ルト程の大きな正の電圧を、ドレイン及びソース間に6 ボルトの正の電圧を印加することによるホット・エレク トロンの注入によってなし得られる。フローティング・ ゲートをディスチャージする動作は、フラッシュEPR OMセルの消去ステップと呼ばれる。これは、フローテ ィング・ゲート及びソース間のF-Nトンネル機構(ソ ース消去) 又はフローティング・ゲート及び半導体基板 間のF-Nトンネル機構(チャネル消去)によってなさ れる。ソース消去は、ゲートを接地するか、又は-8ボ ルト程度に負にバイアスし、ソースに12ボルト又は8 ボルト程度に正のバイアスを加えることによって行われ る。チャネル消去は、ゲートに負のバイアスを加えるこ と、及び(又は)半導体基板に正のバイアスを加えるこ とによって行われる。

【0015】図1に示されているように、第1の広域ビット線17と第2の広域ビット線18は、各ドレインーソースードレイン回路構成のセルと関係付けられている。第1の広域ビット線17は、メタルー拡散コンタクト20を介して上部のブロック・セレクト・トランジスタ19のソースに結合されている。同様に、第2の広域ビット線18は、メタルー拡散コンタクト22を介して上部のブロック・セレクト・トランジスタ21のソースに結合されている。上部のブロック・セレクト・トランジスタ19、21のドレインは、第1及び第2の局所ビット線10及び11に、それぞれ結合されている。上部ブロック・セレクト・トランジスタ19、21のゲートは、ライン23に印加されるブロック・セレクト信号TBSELによって制御される。

【0016】局所仮想グランド線12は、下部ブロック・セレクト・トランジスタ25を介して、コンダクタ24を通して仮想グランド・ターミナルに結合される。下部ブロック・セレクト・トランジスタ25のドレインは、局所仮想グランド線12に結合される。下部のブロック・セレクト・トランジスタ25のソースは、コンダクタ24に結合される。下部のブロック・セレクト・トランジスタ25のゲートは、ライン26に印加される下部のブロック・セレクト信号BBSELによって制御される。本発明が提起したシステムでは、コンダクタ24

は、埋め込まれた拡散層による導電体であって、それは アレーを経てメタルー拡散コンタクトまで水平に延びて いる。このメタルー拡散コンタクトによって、垂直方向 に延びるメタル仮想グランド・バスと接触される。

【0017】広域ビット線17,18は、アレーを経て 垂直に、それぞれの列セレクト・トランジスタ27、2 8へ延びている。トランジスタ27、28によってセレ クト広域ビット線がセンス・アンプ及びプログラム・デ ータ回路(図示されていない)に結合されている。かく して、列セレクト・トランジスタ27のソースは、広域 ビット線17に結合され、列セレクト・トランジスタ2 7のゲートは、列デコード信号Y、が供給されるととも に、列セレクト・トランジスタ27のドレインは、コン ダクタ29に結合されている。

【0018】図2に示した多数のサブアレーは、図1に 示したフラッシュEPROMセルのブロックによって構 成されている。図2は、全体のICの内の2個のサブア レーを図示している。サブアレーは、一点鎖線50に沿 って区分され、一点鎖線50から上部にサブアレー51 Aを、下部にサブアレー51Bを有している。第1のブ ロック52は、ビット線(例えば、ビット線70、7 1) に沿って第2のブロック53とは対象に配置されて いる。一対のビット線70、71の上部、下部に、これ らのメモリ・サブアレーは、メタルー拡散コンタクト5 5、56、57、58を共通とし、仮想グランド・コン ダクタ54A、54B(埋め込また拡散層)のように分 けられている。仮想グランド・コンダクタ54A、54 Bは、メタル-拡散コンタクト60A、60Bを経て垂 **直方向に配置された仮想グランド・メタル線59までア** レーを越えて水平に延びる。サブアレーは、隣接するサ ブアレーがメタル仮想グランド線59を共有するよう に、メタル・仮想グランド線59の反対側に形成され る。メタル仮想グランド線59は、デコード信号乙』で 制御される仮想グランド・セレクト・トランジスタ79 を介してアレー・グランド及び消去高電圧回路に結合さ れる。仮想グランド・セレクト・トランジスタ79は、 メタル線59を共用しているアレー領域を高電圧消去か ら分離するのに使用することができる。かくして、サブ アレーの配置には、広域ピット線に対し2トランジスタ ・セルからなる列当たり2個のメタル・コンタクト・ピ ッチが、そしてメタル仮想グランド線59に対してはサ ブアレ―当たり1個のメタル・コンタクト・ピッチが必 要とされる。

【0019】更に、図2に示された2個のサブアレーは、追加デコーディングがそれらの上部及び下部にそれぞれブロック・セレクト信号TBSELA、TBSELB、BBBSELA及びBBSELBによって供給されるので、ワード線信号は共有することができる。或る提起されたシンテムでは、各サブアレーが8ブロックからなり、32個の一対のトランジスタ・セルと各列のワード

線からなっており、512個のセル・サブアレーがあ り、合計16本の広域ビット線及び32本のワード線が ある。明らかなように、本発明による装置は、セクター ・フラッシュEPROMアレーを形成し得る。これは、 読み、プログラム又は消去サイクルの間、不選択サブア レー内のトランジスタのソース及びドレインが、ピット 線及び仮想グランド線に印加された電流及び電圧から絶 緑されるので有利である。かくして、読み出し操作時、 不選択サブアレーからの漏れ電流がビット線に印加され る電流に関与しないので、読み取り操作が改善される。 プログラム及び消去の操作の時は、仮想グランド線の高 電圧、及びビット線が不選択ブロックから分離される。 これは、セクター消去操作を可能とする。下部のプロッ ク・セレクト・トランジスタ(例えば、トランジスタ6 5A、65B) は、或る実施においては、必要としない ことが判断できるであろう。又、これらのブロック・セ レクト・トランジスタは、図6に関して下部に図示され ているように、隣接するサブアレーとともに下部ブロッ ク・セレクト信号を共有することができる。代わりとし て、下部ブロック・セレクト・トランジスタ(例えば、 65A、65B)は、隣接する仮想グランド・ターミナ ル60A、60Bを一個のアイソレーション・トランジ スタによって置き換えることができる。

23

【0020】図3は、本発明に係るフラッシュEPRO MICの概要を示すブロック図である。フラッシュEP ROMICは、図2に示したメモリ・アレー100を有 し、多数の余分セル101が、損傷したメモリ・アレー に置き換えられ得るようにシステムに備えられている。 更に、この回路は、多数の参照セル102、センス・ア ンプ、プログラム・データ入力回路、並びアレー・グラ ンド及び消去高電圧回路を含むブロック103、ワード 線及びブロック・セレクト・デコーダを含むブロック1 04、そして列デコーダ及び仮想グランド・デコーダを 含むプロック105を備えている。参照セル102は、 製作の間に生じる、或いは、読み取られるビット線に印 加される電圧及び電流に反映される等の、チャネル長の 変化を計数するためにブロック103のセンス・アンプ に結合される。参照セル102は、プログラミング及び 消去電圧の発生にも使用され得る。この冗長セル装置 は、上述で検討されたようなフラッシュEPROMアレ -の分割された構成によって可能となった。ワード線及 びブロック・セレクト・デコーダ104並び列及び仮想 グランド・デコーダ105は、冗長セルは、メモリ・ア レー100内の不動作セルと置換し得るようテストした 後にプログラムすることができる。加えて、回路は消 去、プログラム及び読み操作、そして種々の動作の間で 使用される仮想グランド、ドレイン及びワード線の電圧 を制御するためのモード・コントロール回路106を有 している。

び上述の回路で使用されるセルの製作方法が、図4 A乃 至図4Dと図5A乃至図5D、並びに、図6A乃至図6 Dと図7 A乃至図7 Cによる断面図によって示されてい る。図8は、その平面図である。第1のセル・タイプの 実施例が図4A乃至図4Dと図5A乃至図5Dに図示さ れている。この断面図で示したセルの製造工程は、その 概略を示すものである。 図4 Aは、第1 ステップのプロ セスを図示している。Nチャネル・セルを作るために は、P型のSi半導体基板100を用意し、よく知ら れたLOCOSフィールド酸化プロセスによって、垂直 な方向に成長する比較的厚いフィールド酸化物領域10 1、102を生成させる。また、薄い酸化膜103がフ イールド酸化物101、102の外周の半導体基板主表 面に生成される。図4 Bに図示されるように、次のステ ップでは、フォトレジスト・マスク104がフイールド 酸化物101、102の間に被着され、該マスクは、フ イールド酸化物領域101、102に本質的に平行線に 沿って延在している。これによって、ドレイン拡散領域 がフイールド酸化物101とフォトレジスト・マスク1 04との間、及びフィールド酸化物102とフォトレジ スト・マスク104との間に定められる。N型ドーパン トが、矢印によって概略的に示されているように、薄い 酸化膜103を通して半導体基板100にイオン注入さ れる。かくして、ドレイン拡散領域が素子分離フイール ド酸化物101及び102によってセルフ・アラインさ

【0022】次のステップでは、図40に示されるよう に、フォトレジスト・マスク104が除去され、局所ビ ット線105及び106が形成するために、半導体基板 100に注入されたN型ドーパントをアニールして、活 性化する。また、ドレイン酸化物107、108が拡散 ビット線105、106を覆うように生成される。図4 Dは、セル製作の次のステップを図示している。特に、 薄い酸化物103がプランク・ウェット・エッチによっ て除去され、そしてトンネル酸化膜110がドレイン拡 散ビット線105、106の間に生成される。トンネル 酸化膜110の厚さは、この実施例のシステムでは、ほ ぼ100オングストロームである。しかし、トンネル酸 化膜110は、フラッシュEPROMセルでは約120 オングストローム以下である。より厚い酸化膜は、UV **- EPROMセルのような不揮発性セルに用いられ得る** が、消去動作のためのトンネル酸化膜には、このような 厚い酸化膜使用しない。埋め込まれた拡散層によるビッ ト線105、106の上部の酸化膜107、108は、 このステップでは約1000オングストロームの厚さで ある。

【0023】図5Aに示される次のステップは、ポリS i 層111の第1層を被着し、このポリSiを導電体に するために不純物元素をドープする工程である。それか 【0021】本発明に係るフラッシュEPROMセル及 50 ら、酸化物/窒化物/酸化物 (ONO) 層112が第1

のポリS 1 層 1 1 1 にコントロール・ゲート絶縁膜を設 けるために生成される。このステップによるポリS1層 111層は、約1500オングストロームの厚さであ り、ONO層は、約250オングストロームの厚さであ る。図5 Bは、セルフ・アラインによるソース拡散領域 がフォト・マスク・プロセスを用いて定められる。フォ ト・マスク・プロセスの後に、ポリS1層111及び〇 NO絶縁層112は、ソース拡散領域を露出させるため にエッチされる。また、フローティング・ゲート・ポリ Si層111及びONO層112が、フローティング・ ゲートの巾を定めるためにエッチされる。かくして、エ ッチングされたポリSi層111の一方はソース拡散領 域を画定し、他方はフローティング・ゲートの巾を画定 する。この実施例においては、後者はフイールド酸化物 領域101又は102の上部に位置している。その後、 ソース拡散領域は、ドレイン拡散領域105、106と 平行に延在するN'/N'の二重拡散された拡散領域を 形成するためにN型ドーパントがイオン注入されてい る。使用されるドーパントは、二重拡散を形成するため に、燐と砒素が合わせたものである。

【0024】図5 Cに示されているように、フォトレジ ストは、除去されて半導体基板はアニールされる。N' とN・ドーパントを拡散しアニールすることによって、 ソース拡散領域115を活性化する。また、ソース酸化 膜116が生成され、且つ、酸化膜117が、フローテ ィング・ゲートを後で定められるワード線・ポリSi層 から分離するための、フローティング・ゲート・ポリS i層111の側面に沿って生成される。図5 Dは、フラ ッシュEPROMセルの製造プロセスの次のステップを 図示している。これは、第2のポリ層118を被着する ことと、ワード線を定めるためにフォト・マスク・プロ セスを使用することを含む。フォト・マスク・プロセス においては、ワード線を定めるエッチが、それぞれのト ランジスタのフローティング・ゲートを定めるため、フ ローティング・ゲート・ポリS i 層 1 1 1 まで続けられ る。ワード線118は、約4,500オングストローム の厚さである。最後にパッシベイション及びメタリゼイ ション層(図示されていない)がセルの上部に被着され る。

【0025】図5Dに示されるように、第1トランジスタがドレイン拡散ライン105とソース拡散ライン115との間に、第2のトランジスタがドレイン拡散ライン106とソース拡散ライン115との間にそれぞれ形成されたセル構造が得られる。フローティング・ゲートは、ソース拡散ライン115からドレイン拡散ライン105を横切り、そしてフイールド酸化物101を覆って延びている。本実施例では、これらのフローティング・ゲート酸化膜は、約2.4ミクロンの長さで、そして巾は0.8ミクロンであ。一方、トランジスタの上部におけるドレイン酸化膜107の一端からソース酸化膜11

6の一端までの、トンネル酸化膜110の巾は、約1. 2ミクロンである。ドレイン拡散ライン105とフィー ルド酸化物102を覆う冗長領域は、カップリング比を 約50%以上の大きさまでフローティング・ゲートによ って増加するために用いられる。何故ならば、ONO層 は、約250オングストローム厚さで、そしてトンネル 酸化膜は約100オングストローム厚さであるので、カ ップリング比は、フローティング・ゲートの領域を増加 させることによって改善させなければならないからであ る。代わりとして、ONO層をより一層薄く作って、フ ローティング・ゲートに必要とされる領域を減少してよ い。理解されるように、ソース拡散はドレイン拡散とは 独立したステップで行われ、それぞれのトランジスタの チャネルに傾斜接合を作ってソース消去機能を助長する ために、別の分布をもったドーパントでイオン注入され る。チャネル消去タイプ又はU V消去タイプのフローテ ィング・ゲートでは、傾斜接合及びソース拡散は必要と されない。

【0026】次に、図6A乃至図6Dと図7A乃至図7 Cは、本発明による第2のセル・タイプの実施例を断面 図で示している。図6 Aに図示されているように、第1 ステップは、図4 Aに記述したようなフイールド酸化物 201、202を生成させることである。また、不用な 酸化膜が生成され、この酸化膜は、トンネル酸化膜を生 成するための半導体基板200を用意するために除去さ れる。図6 Bに図示されているように、薄いトンネル酸 化膜203が約100オングストローム厚さに生成され る。次の図6Cのステップでは、ポリSi層を被着する とともにドーパトをドープし、カップリング比が約50 %以上になるように、120オングストローム厚さのO NO層205を生成させる。より厚い酸化薄膜203と ONO層205がUV-EPROMセルに使用される。 図6 Dにおいては、フォト・マスク・プロセスがフロー ティング・ゲート及びN、層のソースとドレイン拡散領 域を画定するために用いられる。かくして、フォト・マ スク層206及び207は、フローティング・ゲート領 域を保護するために定められる。ポリSi層の204及 び0N0の205の層が、マスク206と207によっ て覆われた部分を除いてエッチされ、ドレイン、ソース 及びドレイン領域を露出させる。次に、N型ドーパント が、矢印208で図示されるように露出領域内にイオン 注入される。これらの領域は、フローティング・ゲート とフィールド絶縁領域にによるセルフ・アラインによっ て形成する。フラッシュEPROMアレーについては、 次ステップの図7 Aに図示されている。このステップに よれば、フォト・マスク・プロセスがドレイン領域及び 索子分離領域を覆うマスク210、211が用いられ る。このステップでは、N型のドーパントが矢印212 で表されているようにイオン注入され、ソース領域は、 傾斜接合を形成するべくN'とN 型のドーパントを有

することになる。尚、図7Aにおけるステップは、UV 消去型EPROMセルの製造方法の説明では、省略する ことができる。

【0027】図7Bで図示されているように、半導体基 板は、ドーパントを活性化するためにアニールされ、そ してドレイン拡散領域213と214並びにソース拡散 領域215を画定する。また、ドレイン酸化膜216、 217及びソース酸化膜218は、フローティング・ゲ ート・ポリSIの側面に沿って覆う酸化膜が生成され る。最後に、図7 Cに示されているように、第2のポリ Si層219が被着されるとともにトランジスタを定め るためにエッチされる。この実施例においては、ONO サンドイッチ205は、トンネル酸化膜の厚さの±20 %以内の厚さであるので、カップリング比が高くて(略 40%乃至60%の範囲内、なるべくは約50%)、ド レイン及びフィールド索子分離領域上に延在したフロー ティング・ゲートを使用する必要がない。 最後にパッシ ベイション及びメタリゼイション層(図示されていな い)が図7Cの素子に被着される。このようにして、図 7 Cに見られるように、第2のタイプによるセル構造 は、第1トランジスタが、埋め込みドレイン拡散領域2 13と埋め込みソース拡散領域215との間に、第2ト ランジスタが、埋め込みドレイン拡散領域214と埋め 込みソース拡散領域215との間に形成されている。各 トランジスタは、第1のポリS i 層204で作られたフ ローティング・ゲートを有している。フローティング・ ゲートは、各トランジスタのチャネル領域からトンネル 酸化膜203によって絶縁され、ワード線・ポリSi層 219内のコントロール・ゲートからはONO層205 によって絶縁されている。ONO層205は、フラッシ ュEPROM動作のための十分に高いカップリング比を 確保するために、トンネル酸化膜203の厚さは約±2 0%の範囲内の厚さである。

【0028】図6A乃至図6Dと図7A乃至図7Cに図 示されたセル・タイプにおけるONO層205の厚さ は、十分に薄いので、フローティング・ゲートの表面面 積は、図4A乃至図4Dと図5A乃至図5Dに図示され た第1のタイプのセル構造においてなされたように延長 する必要はない。更に、図7 Cで図示された構造におい ては、第1及び第2ドレイン拡散領域213、214及 40 びソース拡散領域215の総では、第1のポリSi層2 04及びONO絶縁層205によって得られたフローテ ィング・ゲート構造でセルフ・アラインされている。こ れは、各トランジスタのチャネル長が実質的に等しいと いうことを実証するものである。

【0029】図8は、図4、図5に示されたEPROM セルICのサブ・アレーの配置図が示されている。この **配置は、図7 C で示されたセルについても、フローティ** ング・ゲートの大きさを除いて実質的に同一であること

アレーを経て垂直に延在している多数の分離領域300 乃至302を有する。これらの分離領域は、図5Dに図 示した厚い酸化膜101,102に対応する。これらの フイールド酸化膜300、301は、分離領域を画定さ れ、これらの間に領域303がある。素子分離された領 域内には、図5 Dの拡散ライン1 05と106に対応す る帯状の第1の埋め込み拡散ライン304と第2の埋め 込み拡散ライン305がある。帯状の埋め込み拡散ライ ンの間に、図5Dの拡散ライン115に対応するソース 拡散ライン306が存在する。多数のワード線307乃 至309は、アレー装置のフローティング・ゲート・ト ランジスタのコントロール・ゲートを画定する分離領域 ・を横切っている。フローティング・ゲート(例えば、切 欠部の310を見よ)は、トンネル酸化膜とそれぞれの ワード線との間に半導体基板を覆っている。

【0030】上部のセレクト・トランジスタは、局所ビ ット線によって画定された埋め込み拡散ライン304、 305の各々に結合されている。例えば、切欠された領 域311にあるブロック・セレクト・トランジスタは、 延在する埋め込み拡散領域304と結合されているドレ イン312と、メタル-拡散コンタクト314によって メタル線(図示されていない)に結合されているソース 313を有している。前記メタル線は、サブ・アレーの 上部で分離領域300と平行して延在する。同様に、第 2の埋め込み拡散ライン305は、上部のセレクト・ト ランジスタのドレイン315に結合される。このトラン ジスタは、メタルー拡散コンタクト317に結合され、 そして該コンタクトを介して広域ビット線として作用す る垂直に延びるメタル線(図示されていない)へ結合さ れているソース316を有する。上部のブロック・セレ クト・トランジスタのゲートは、アレーを横切って水平 に延在している上部のセレクト・ワード線318によっ て設定される。局所ビット線304をメタルー拡散コン タクト314に結合している上部のブロック・セレクト ・トランジスタは、局所ビット線305をメタルー拡散 コンタクト317に結合しているプロック・セレクト・ トランジスタから、フイールド酸化物領域319によっ て分離されている。このようにして、各列のトランジス タは、読み及びプログラム動作に対して独立に選択する ことができる。

【0031】局所ソース拡散306は、埋め込み拡散ソ ース320と埋め込み拡散ドレイン321を有する下部 のブロック・セレクト・トランジスタに結合される。埋 め込み拡散ドレインは、アレーを横切ってメタルー拡散 コンタクト322へ水平に延在している帯状の埋め込み 拡散層からなるコンダクタである。該メタルー拡散コン タクトは、順番に、仮想グランド・ボルテージをアレー に供給するメタル線323に結合される。下部のブロッ ク・セレクト・トランジスタは、ポリS i 層のセレクト は明らかである。図8に見られるように、ICは、サブ 50 線324によって制御される。理解されるように、ポリ

Si層のセレクト線324は、図に描かれたサブアレーと、図の下にあるサブアレー325と共有されている。サブアレー325は、サブアレーを仮想グランド・バスに接続する埋め込み拡散ドレイン321を共有するブロック・セレクト・ソース領域326を有している。かくして、ポリSi層の底部ブロック・セレクト信号は、第1のサブアレーのソース領域320から延長している巾の広い構造324を横切って、第2のサブアレー325内のソース領域326へ供給される。このような方法で、底部ブロック・セレクト信号は局所仮想グランド拡 10散306がドレイン拡散領域321の両側のサブアレーに対して作用し得るように働く。

29

【0032】当然、底部プロック・セレクト信号が、別 々のブロック・セレクト信号をワード線324に必要と する各々サブアレーに対して、個々に制御されるという 外の具体化が実施され得る。前記実施例では、。また、 下部のブロック・セレクト・トランジスタが、上部のブ ロック・セレクト・トランジスタに類似した方法で、各 々の埋め込み拡散ラインに対して1個としてあるように 具体化され得る。もう一つ別の具体化では、下部のブロ 20 ック・セレクト・トランジスタが、多数の局所仮想グラ ンド・ビット線を制御するメタルー拡散コンタクト32 2の近くの1個の孤立したトランジスタをもつコンダク タで置き換えられ得る。素子分離領域例えば、素子分離 領域301は周期的に、下部のブロック・セレクト・ソ ース領域320及びドレイン領域321を経て延長し、 そして隣接するサブアレーの下部のブロック・セレクト ・トランジスタを分離する。理解され得るように、仮想 グランド・メタル・バス323は図の向こう側に垂直に 延びる。該バス323はメタルー拡散コンタクト322 で下部のブロック・セレクト・トランジスタに結合され

【0033】素子分離領域301は、サブアレーをフイ ールド酸化物301の両方の側に、下部のブロック・セ レクト・トランジスタを分離することによって分ける。 図6に示されるように、かくしてサブアレーは、一般に 領域354内の下部のブロック・セレクト・トランジス タを共有している4個(例として)の列のトランジスタ 350、351、352、353を有する。好ましいシ ステムは、サブアレーにつき16列のトランジスタ(2) 個トランジスタ・セルをもつた8ブロック)を有し得 る。拡散領域304、305によって形成されたトラン ジスタは、かくして、列350及び351内のトランジ スタから別れたサブアレーに存在することとなる。仮想 グランド・メタル線323の右側にあるトランジスタ は、又分離したサブアレーに存在することになる。分け 合われた下部のプロック・セレクト・トランジスタは、 ライン324に印加されるブロック信号によって制御さ れるので、4個のサブアレー(メタル324の両側に2 個)は、ライン324の信号に応ずる仮想グランド・バ

ス323に結合された、それらのソース拡散領域、例えば、359を有する。このことは、一度に4個のサブアレーに対するセクター消去に帰着する。

【0034】本発明では、フラッシュEPROMアレーのNチャネルについて説明したが、Pチャネルについても、容易に実現され得ることは、明らかである。又、本発明で開示した実施例及びその説明は、本発明を説明する為のものであって、本発明を開示した実施例に限定するものではない。従って、本発明を開示した実施例に限定するものではなく、斯かる実施例は、本発明の原理及びその実用的な応用をもっとも良く説明するために選択したものであって、数多くのモディフィケイション及びバリエーションは、技術に熟達した経験者によってなし得ることは明らかである。

## [0035]

【発明の効果】上述の如く、本発明の不揮発性メモリ・セル、アレー装置は、新規なフローティング・ゲート・トランジスタからなるフラッシュEPROMセルとそのアレー装置及びそのメモリ回路が提供できるものであり、その主な特徴は、以下の通りである。

- 1. 2本の隣接する局所ドレイン・ビット線が、1本のソース・ビット線を共用し、1本のメタル・ソース・ビット線がセルの総てのサブ・アレーと平行に形成されたもので、コンタクトレス構造によって非常に緻密な不揮発性メモリのコア・アレーが得られる効果を奏するものである。
- 2. セクター消去は、本発明によるフローティング・ ゲート・トランジスタによって構成された区分け可能な アレー装置を用いることで、実現できる利点が在る。
- 3. 本発明の新規なフローティング・ゲート・トランジスタを用いた不揮発性メモリ・セルによって高度な動作と高い信頼性をもったフラッシュ・メモリ・アレー、及びメモリ回路が得られる利点がある。

【0036】更に、本発明の不揮発性メモリ・セル、アレー装置は、フラッシュEPROMセルを提供できるとともに、この装置は、種々のメモリ回路のアレーに適応させることができる。かくして、メモリ・アレー内の蓄積セルは、ROM、PROM、EPROM、UV消去EPROM、又は他のEPROMを適用し得ることは明らかである。更に、本願で開示されたフラッシュEPROMは、ソース消去動作の目的のためにものであり、もし望むならば、チャネル消去動作に適応できることは言うまでもない。

# 【図面の簡単な説明】

【図1】本発明に係る不揮発性メモリ・セルを説明する 為の回路図である。

【図2】本発明に係る不揮発性メモリ・セルによるアレー装置の概要を示すもので、2個のサブアレーで図示された回路図である。

【図3】本発明に係る不揮発性メモリ・セルによる半導

体集積回路の一実施例を示すブロック図である。

【図4】(A) 乃至(D) は、不揮発性メモリ・セルの 一実施例の製造方法を図示するもので、本発明に係る不 揮発性メモリ・セルによるアレー装置のワード線に沿っ た断面図である。

【図5】 (A) 乃至 (D) は、図4の (A) 乃至 (D) に続く、不揮発性メモリ・セルの製造方法を図示する断 面図である。

【図6】(A)乃至(D)は、不揮発性メモリ・セルの 他の実施例の製造方法を図示するもので、本発明に係る 10 不揮発性メモリ・セルによるアレー装置のワード線に沿 った断面図である。

【図7】(A)乃至(C)は、図6の(A)乃至(D) に続く、不揮発性メモリ・セルの製造方法を図示する断 面図である。

【図8】図4 (A) 乃至 (D), 図5 (A) 乃至 (D) の製造方法によって得られる不揮発性メモリ・セルによ るアレー装置の平面図である。

ľ	符号の説明】	l
1	Λ	

1 0	第1の局所ビット線
1 1	第2の局所ビット線
1 2	局所仮想グランド線
13,15	第1列のトランジスタ
14,16	第2列のトランジスタ
1 7	第1の広域ビット線
18	第2の広域ビット線
19,21	上部ブロック・セレクト・トランジス
9	
20,22	メタルー拡散コンタクト
23,26	ライン
24,29	コンダクタ


下部ブロック・セレクト・トランジス 25

27, 28 列セレクト・トランジスタ

 $WL_{0} \sim WL_{1}$ 


【図1】








【図2】


ワード線











## フロントページの続き

(51) Int. Cl. <sup>5</sup> HO1L 27/115	識呢号	庁内整理番号	FI			技術表示箇所
			H01L 29/78	371		
	•	6866-5L	G11C 17/00	307	D	
		6741-5L		530	В	
		7210-4M	H01L 27/10	434		

(72) 発明者 林 天楽

アメリカ合衆国 カリフォルニア 95104、サンタ クララ、カパーチノ、マデラ ドライヴ 10501

(72)発明者 陳 領

アメリカ合衆国 カリフォルニア 940 87、サンタ クララ、サニイヴェール、 マーチン アヴェニュ 1640